——记我的第一次面试经历
序：10.22-10.26，在这短暂的几天，我经历了人生中的第一回面试。现在我仍然不时的闪现面试中的点点滴滴，当时忐忑不安、愉快、焦虑及自责的心情交织一起，让人难以忘怀！呵呵，趁现在还脑热阶段，思路也还比较清晰的时候，我小结一下自己这段难忘的经历。 这几天来，我经历了中兴的笔试、一面、二面、三面，应该说全身心地投入到了中兴招聘的全过程。不管结果如何，我想这对我来说是一个很好的机会——展示自己、了解公司、发现自己的不足。从中，我学到了许多课堂以外的东西——好多东西说不清楚，但学校里很难体会到，学习到。啰嗦了半天，还是转入正题吧。
中兴招聘的流程：笔试（海笔，人很多，题很广很难）——》一面（技术面，针对所做的项目，一般来说还是问得很细的）——》二面（群面，8人一组讨论一个问题，达成一致后选一个代表总结发言）——》三面（HR面+英语口语测试）。下面就一个个来介绍一下吧。
1.笔试（呵呵，允许霸王笔的，这点不错）
10.22晚上进行中兴笔试，人特别多，典型的海笔。不过，中兴提前做好了安排，笔试秩序给我的感觉是井井有条。笔试题分（我做的是硬件题）两部分：职业测评+专业试题。职业测试主要是20道逻辑推理题和后面100多道性格测评题。专业试题题型有单选、多选、判断、简答和应用题。考得很全，内容主要是通信类、电子类题（包括数电、模电、单片机、FPGA、通信原理、光纤通信、网络技术等等）。我感觉考得很难，因为我主要是对数电、模电、单片机熟悉点，其它的都不怎么会。
我记得的几个大题是：1.FPGA的设计流程；2.用Verilog编写D触发器实现二分频的程序；3.51单片机串口通信及编程（要画框图，写代码）。硬件笔试题详细资料见附录
笔试过后，我感觉过不了，答得不太好。经过漫长的等待，第二天晚上11点多，我惊喜地收到了一面通知（呵呵，幸好没枉费我前一天晚上的熬夜呀）。看来中兴笔试题大多数人都考得很一般（也刷了一部分人），据小道消息说笔试题30分以上的都给了一面通知。
2.一面（技术面）
2v1的面试，我事先从面完的同学那知道，主要会问项目，问得很细，也会问点数电、模电等课程的基本知识。所以，我花了半天的时间重点熟悉了一下简历上的项目。其实准备时间不够，我对项目细节还有很多不清楚的地方。
进入了面试房间，我感觉紧张的心情放松了不少。呵呵，因为面官还是很和善的（很nice）。当我坐下后，面官就开始问我第一个项目的情况，还让画了框图。那个项目其实特别简单，面官挑了2个问题问我（都挺简单的问题）。感觉他们对我的项目课题不感兴趣，我就挺积极地告诉他们这个温湿度测量小仪器是给我的硕士课题（一个涉及AFM的理论课题）做实验用的，强调是我独立完成的。但他们就是没问我AFM的东西，看来我的引导失败呀（呵呵，我是想让他们问我点理论的东西）。然后，面官问我学没学CPLD、FPGA的课程，我实话实说，没有。不过，我给他们解释强调以我的学习能力，可以在短时间内学会工作中要用的东西。哎，看来他们都是FPGA方面的高手了。之后，面官让我介绍了一个我的本科毕设课题，回答了几个小问题就结束了我的一面。
总的感觉不好，面官肯定对我的课题不感兴趣，其中一面官都没问过我问题（汗）。电路方面的项目太简单没啥可问的，理论的东西他们不懂。还有我准备得也不充分，这方面得好好补补啊！不过，很快我接到了二面通知（不过，安排的时间比同时间段一面的人推后了
许多。呵呵，能进二面也挺好）。
3.二面（群面即无领导小组讨论）
群面是我最害怕和担心的流程，我的弱项啊！这个必须好好补补。二面我也没啥经验。二面流程是：分8人小组，给一个议题，自己先独立思考15分钟，然后小组讨论40分钟，最后选一个代表在用3分钟时间叙述一下讨论的结果。讨论的题目大概是：讨论解决交通拥堵问题，15个备选方案中选出十个满足“有效性和经济性”的较好方案并排序。
发挥一般，表现不太好，中下游少平。估计应聘技术这个要求不高，2小时后就收到了三面通知。
4.三面（HR面+口语测评）
HR面感觉不错，面官很好，满面春风的。我感觉HR面主要是很轻松的对话交流。面官先让我简单的介绍一下自己，强调说说自己的优点，后来还问了工作地点的选择，自己的缺点是什么，还有假如中兴要和你签约，但又有另外一家很大的公司（感觉他暗指的是华为）对你很感兴趣-我理解他的意思可能是通过一面但还没到签约，问我会怎么办。最后问了一个压力的场景：假如有实验室同学在实验室里，当着大家的面说出你不想让人知道的缺点，你会怎么办。总之，HR面感觉很愉快，答得还算流畅。不一定很好，但说了自己真实的想法，展现了真实自我。
下面再说一下，我的口语测评。我参加的测评流程是：5个人一组，一个面官给我们设计了一个topic：就是你领一个外国游客去你家乡游玩，你来给他介绍你的家乡风土人情，小吃，名胜古迹等等（一个人3分钟）。哎，我口语太菜了，卡了好几回，（狂汗！）看来得好好准备点口语了。
5.小结
现在我的中兴面试终于结束了，可以总评一下了。我感觉我要给自己笔试面试评分的话，我会这样打分：HR面（80）>一面（70）>笔试（65）>二面（60）>口语测评（55）。总之经验太少，表现有好有坏，发现了很多短处，我得好好补补啦！
再谈一下，整个过程下来我对中兴的一点认识吧。
中兴给我良好影响的地方:
1）笔试面试安排得很规范，挺人性化的，体现了大公司的良好面貌。
2）我遇到的面官都很和善很nice。
3）中兴招聘工作效率还是很高的。
中兴一些需要改进的地方:
1）招聘网站简历状态老出错，让人很着急。
2）听说一些面官态度也不太好。
最后，我真诚地感谢每一个给我帮助、为我加油的人。真的，你们的帮助和加油对我很重要，让我产生了巨大的勇气和自信。当然也要感谢中兴给我一个很好的展现机会。呵呵，希望自己能找个好工作！也祝福所有找工作的xdjm们，加油！
附：09中兴硬件笔试
单选题：
1、 SDH相关，光纤的归一效率V的范围
2、 总线周期包含3个时钟周期，每个总线周期可以传输32位数据，时钟频率为33Mbps，求总线带宽
3、 谐振功率放大器的集电极Vcc从0增大，功率放大器的状态变化（过压，临界，欠压 排序）
多选题：
1、 要想从抽样信号中恢复出原有信号，应满足哪些条件？
2、 verilog中function和task的区别
3、 cache的刷新方式？
4、 MOS管与双极管相比，有何优点
5、常用封装形式
6、VHDL中的关键字bus use now loop
7、网络协议包含哪些层，考的应该是ip协议在哪层？如何应用？
8、Fpga的组成
9、mp3的数据格式
10、N型半导体掺的杂质 p 、b、sn
判断题：
1、 广域网T1，T3标准，T1可以提供1.544Mbps的带宽 ，T3可以提供45Mbps的带宽
2、两条平行线的差模、共模定义
3、verilog所有语句都能被综合吗？
问答题：
1.单片机的最小系统需要哪些东西
2.oc门电路和od门电路中的oc，od指的是什么
3.为什么cpu的ram越大dsp的效率越高
4.fpga系统的设计流程
大题：
一、两个8051，分别为A、B，实现A并行采集开关信号，A到B串行通信（2模式），B并行输出控制发光led，画出其框图。
二、用verilog编写2分频电路
转载请注明出自应届生求职招聘论坛 http://bbs.yingjiesheng.com/,本贴地址:http://bbs.yingjiesheng.com/thread-45485-1-1.html
——记我的第一次面试经历
序：10.22-10.26，在这短暂的几天，我经历了人生中的第一回面试。现在我仍然不时的闪现面试中的点点滴滴，当时忐忑不安、愉快、焦虑及自责的心情交织一起，让人难以忘怀！呵呵，趁现在还脑热阶段，思路也还比较清晰的时候，我小结一下自己这段难忘的经历。 这几天来，我经历了中兴的笔试、一面、二面、三面，应该说全身心地投入到了中兴招聘的全过程。不管结果如何，我想这对我来说是一个很好的机会——展示自己、了解公司、发现自己的不足。从中，我学到了许多课堂以外的东西——好多东西说不清楚，但学校里很难体会到，学习到。啰嗦了半天，还是转入正题吧。
中兴招聘的流程：笔试（海笔，人很多，题很广很难）——》一面（技术面，针对所做的项目，一般来说还是问得很细的）——》二面（群面，8人一组讨论一个问题，达成一致后选一个代表总结发言）——》三面（HR面+英语口语测试）。下面就一个个来介绍一下吧。
1.笔试（呵呵，允许霸王笔的，这点不错）
10.22晚上进行中兴笔试，人特别多，典型的海笔。不过，中兴提前做好了安排，笔试秩序给我的感觉是井井有条。笔试题分（我做的是硬件题）两部分：职业测评+专业试题。职业测试主要是20道逻辑推理题和后面100多道性格测评题。专业试题题型有单选、多选、判断、简答和应用题。考得很全，内容主要是通信类、电子类题（包括数电、模电、单片机、FPGA、通信原理、光纤通信、网络技术等等）。我感觉考得很难，因为我主要是对数电、模电、单片机熟悉点，其它的都不怎么会。
我记得的几个大题是：1.FPGA的设计流程；2.用Verilog编写D触发器实现二分频的程序；3.51单片机串口通信及编程（要画框图，写代码）。硬件笔试题详细资料见附录
笔试过后，我感觉过不了，答得不太好。经过漫长的等待，第二天晚上11点多，我惊喜地收到了一面通知（呵呵，幸好没枉费我前一天晚上的熬夜呀）。看来中兴笔试题大多数人都考得很一般（也刷了一部分人），据小道消息说笔试题30分以上的都给了一面通知。
2.一面（技术面）
2v1的面试，我事先从面完的同学那知道，主要会问项目，问得很细，也会问点数电、模电等课程的基本知识。所以，我花了半天的时间重点熟悉了一下简历上的项目。其实准备时间不够，我对项目细节还有很多不清楚的地方。
进入了面试房间，我感觉紧张的心情放松了不少。呵呵，因为面官还是很和善的（很nice）。当我坐下后，面官就开始问我第一个项目的情况，还让画了框图。那个项目其实特别简单，面官挑了2个问题问我（都挺简单的问题）。感觉他们对我的项目课题不感兴趣，我就挺积极地告诉他们这个温湿度测量小仪器是给我的硕士课题（一个涉及AFM的理论课题）做实验用的，强调是我独立完成的。但他们就是没问我AFM的东西，看来我的引导失败呀（呵呵，我是想让他们问我点理论的东西）。然后，面官问我学没学CPLD、FPGA的课程，我实话实说，没有。不过，我给他们解释强调以我的学习能力，可以在短时间内学会工作中要用的东西。哎，看来他们都是FPGA方面的高手了。之后，面官让我介绍了一个我的本科毕设课题，回答了几个小问题就结束了我的一面。
总的感觉不好，面官肯定对我的课题不感兴趣，其中一面官都没问过我问题（汗）。电路方面的项目太简单没啥可问的，理论的东西他们不懂。还有我准备得也不充分，这方面得好好补补啊！不过，很快我接到了二面通知（不过，安排的时间比同时间段一面的人推后了
许多。呵呵，能进二面也挺好）。
3.二面（群面即无领导小组讨论）
群面是我最害怕和担心的流程，我的弱项啊！这个必须好好补补。二面我也没啥经验。二面流程是：分8人小组，给一个议题，自己先独立思考15分钟，然后小组讨论40分钟，最后选一个代表在用3分钟时间叙述一下讨论的结果。讨论的题目大概是：讨论解决交通拥堵问题，15个备选方案中选出十个满足“有效性和经济性”的较好方案并排序。
发挥一般，表现不太好，中下游少平。估计应聘技术这个要求不高，2小时后就收到了三面通知。
4.三面（HR面+口语测评）
HR面感觉不错，面官很好，满面春风的。我感觉HR面主要是很轻松的对话交流。面官先让我简单的介绍一下自己，强调说说自己的优点，后来还问了工作地点的选择，自己的缺点是什么，还有假如中兴要和你签约，但又有另外一家很大的公司（感觉他暗指的是华为）对你很感兴趣-我理解他的意思可能是通过一面但还没到签约，问我会怎么办。最后问了一个压力的场景：假如有实验室同学在实验室里，当着大家的面说出你不想让人知道的缺点，你会怎么办。总之，HR面感觉很愉快，答得还算流畅。不一定很好，但说了自己真实的想法，展现了真实自我。
下面再说一下，我的口语测评。我参加的测评流程是：5个人一组，一个面官给我们设计了一个topic：就是你领一个外国游客去你家乡游玩，你来给他介绍你的家乡风土人情，小吃，名胜古迹等等（一个人3分钟）。哎，我口语太菜了，卡了好几回，（狂汗！）看来得好好准备点口语了。
5.小结
现在我的中兴面试终于结束了，可以总评一下了。我感觉我要给自己笔试面试评分的话，我会这样打分：HR面（80）>一面（70）>笔试（65）>二面（60）>口语测评（55）。总之经验太少，表现有好有坏，发现了很多短处，我得好好补补啦！
再谈一下，整个过程下来我对中兴的一点认识吧。
中兴给我良好影响的地方:
1）笔试面试安排得很规范，挺人性化的，体现了大公司的良好面貌。
2）我遇到的面官都很和善很nice。
3）中兴招聘工作效率还是很高的。
中兴一些需要改进的地方:
1）招聘网站简历状态老出错，让人很着急。
2）听说一些面官态度也不太好。
最后，我真诚地感谢每一个给我帮助、为我加油的人。真的，你们的帮助和加油对我很重要，让我产生了巨大的勇气和自信。当然也要感谢中兴给我一个很好的展现机会。呵呵，希望自己能找个好工作！也祝福所有找工作的xdjm们，加油！
附：09中兴硬件笔试
单选题：
1、 SDH相关，光纤的归一效率V的范围
2、 总线周期包含3个时钟周期，每个总线周期可以传输32位数据，时钟频率为33Mbps，求总线带宽
3、 谐振功率放大器的集电极Vcc从0增大，功率放大器的状态变化（过压，临界，欠压 排序）
多选题：
1、 要想从抽样信号中恢复出原有信号，应满足哪些条件？
2、 verilog中function和task的区别
3、 cache的刷新方式？
4、 MOS管与双极管相比，有何优点
5、常用封装形式
6、VHDL中的关键字bus use now loop
7、网络协议包含哪些层，考的应该是ip协议在哪层？如何应用？
8、Fpga的组成
9、mp3的数据格式
10、N型半导体掺的杂质 p 、b、sn
判断题：
1、 广域网T1，T3标准，T1可以提供1.544Mbps的带宽 ，T3可以提供45Mbps的带宽
2、两条平行线的差模、共模定义
3、verilog所有语句都能被综合吗？
问答题：
1.单片机的最小系统需要哪些东西
2.oc门电路和od门电路中的oc，od指的是什么
3.为什么cpu的ram越大dsp的效率越高
4.fpga系统的设计流程
大题：
一、两个8051，分别为A、B，实现A并行采集开关信号，A到B串行通信（2模式），B并行输出控制发光led，画出其框图。
二、用verilog编写2分频电路
转载请注明出自应届生求职招聘论坛 http://bbs.yingjiesheng.com/,本贴地址:http://bbs.yingjiesheng.com/thread-45485-1-1.html