译码器实验
双2－4译码器74LS139×1
实验1、测试74LS139的逻辑功能。
表1 2-4译码器真值表
图1 74LS139集成电路引脚图
注：× 任意态
如图1所示，74LS139内有两个2—4译码器，表1是译码器的真值表。E 为使能端，低电平有效，它既可控制电路的工作状态，也可用于实现扩展功能。E=0时，2-4译码器工作；E=1时，输出信号全部为高电平，输出状态与输入编码无关。B 、A 是选择信号，可视为译码器的地址码，B 为高位，A 为低位，两位地址码有四种组合状态，每种组合状态对应一路输出Y0~Y3。 实验步骤：
1）． 接线：按图1的引脚接线, 测试单个2—4译码器的功能（只接74LS139芯片中
的一个译码器），1B 、1A 、1E 输入端接逻辑电平信号，1Y 0、1Y 1 、1Y 2 、1Y 3输出端接指示灯。
２）．测试：当E=1时，看四个输出信号的逻辑电平是否全“1”。
当E=0时，2—4译码器进入正常工作状态，给1B 、1A 选择信号端加不同组合逻辑电平，观察输出端1Y 0、1Y 1 、1Y 2 、1Y 3所接指示灯的变化，灯亮表示“1”电平，不亮表示“0”电平，看是否符合真值表3—2所示其功能。
表2 2—4译码器逻辑功能表
根据表2，我们可以利用输出逻辑关系式组合逻辑“同或”、“异或”门电路． 3) ．（选做）利用74LS139译码器实现“同或”门电路
Y ＝Y 0∙Y 3＝Y 0+Y 3＝A ∙B +A ∙B ＝A ⊙B
V cc
E
A B G
图2 用74LS139译码器实现“同或”逻辑门电路接线图
3 用74LS139译码器实现“同或”逻辑门电路真值表
将实验结果填入表中，验证其逻辑关系。是否符合“同或”逻辑门电路的逻辑关系。
4). （选做）利用74LS139译码器实现“异或”门电路
Y ＝Y 1∙Y 2＝Y 1+Y 2＝A ∙B +A ∙B ＝A ⊕B
V cc
E
A
Y B
G
图3 用74LS139译码器实现“异或”逻辑门电路接线图
表4 用74LS139译码器实现“同或”逻辑门电路真值
将实验结果填入表中，验证其逻辑关系。是否符合“异或”逻辑门电路的逻辑关
系。
实验要点：1）．熟练掌握74LS139译码器的性能，工作条件及使能信号的作用。 2）．了解74LS139译码器可以实现“异或”与“同或”逻辑门电路逻辑
关系。为此，74LS139译码器可以做逻辑函数产生器使用。
实验2、用74LS139集成电路将2—4译码器扩展成3—8译码器。 实验步骤：
1) ．接线：扩展的3—8译码器逻辑电路如图3—4所示。按图3—4连线，A 、
B 、C 输入端接实验板电平信号，Y 0 ~Y 7接到指示灯。
图4 用74LS139集成电路将2—4译码器扩展成3—8译码器电路图
2). 测试：按真值表4给扩展的3—8译码器输入端送入不同组合的逻辑电平，将
输出端显示的逻辑电平填入表中，灯亮表示“1”电平，灯灭表示“0”电平。
5 3—8译码器真值表
3). 写出3—8译码器输出逻辑关系式：
Y 0=？、 Y 1=？、 Y 2=？、 Y 3=？、 Y 4=？、 Y 5=？、 Y 6=？、 Y 7=？。
4). （选做）利用3—8译码器实现3输入多数表决器。要求3个输入A 、B 、C
中有2个和3个为1时，输出Y 为高电平，否则Y 为低电平。
根据3输入多数表决器的要求，可以有两种方案来实现。
B C
从3—8译码器输出逻辑关系式可以得到表决器的 输出为：Y=Y 3∙Y 5∙Y 6∙Y 7如图5所示。
②、采用“或”门来实现，从3—8译码器输出逻辑关系式可以得到表决器的
输出为： Y=Y 3+Y 5+Y 6+Y 7
图5 多数表决器逻辑电路图
实验要点：1）、熟练掌握74LS139（2—4译码器）的扩展功能。E 端使能信号在扩
展中起到的重要作用。
2）、了解利用3—8译码器还可以用作多路表决器。
74LS138实验
①写出函数的标准与或表达式，并变换为与非-与非形式。 ②画出用二进制译码器和与非门实现这些函数的接线图。
译码器实验
双2－4译码器74LS139×1
实验1、测试74LS139的逻辑功能。
表1 2-4译码器真值表
图1 74LS139集成电路引脚图
注：× 任意态
如图1所示，74LS139内有两个2—4译码器，表1是译码器的真值表。E 为使能端，低电平有效，它既可控制电路的工作状态，也可用于实现扩展功能。E=0时，2-4译码器工作；E=1时，输出信号全部为高电平，输出状态与输入编码无关。B 、A 是选择信号，可视为译码器的地址码，B 为高位，A 为低位，两位地址码有四种组合状态，每种组合状态对应一路输出Y0~Y3。 实验步骤：
1）． 接线：按图1的引脚接线, 测试单个2—4译码器的功能（只接74LS139芯片中
的一个译码器），1B 、1A 、1E 输入端接逻辑电平信号，1Y 0、1Y 1 、1Y 2 、1Y 3输出端接指示灯。
２）．测试：当E=1时，看四个输出信号的逻辑电平是否全“1”。
当E=0时，2—4译码器进入正常工作状态，给1B 、1A 选择信号端加不同组合逻辑电平，观察输出端1Y 0、1Y 1 、1Y 2 、1Y 3所接指示灯的变化，灯亮表示“1”电平，不亮表示“0”电平，看是否符合真值表3—2所示其功能。
表2 2—4译码器逻辑功能表
根据表2，我们可以利用输出逻辑关系式组合逻辑“同或”、“异或”门电路． 3) ．（选做）利用74LS139译码器实现“同或”门电路
Y ＝Y 0∙Y 3＝Y 0+Y 3＝A ∙B +A ∙B ＝A ⊙B
V cc
E
A B G
图2 用74LS139译码器实现“同或”逻辑门电路接线图
3 用74LS139译码器实现“同或”逻辑门电路真值表
将实验结果填入表中，验证其逻辑关系。是否符合“同或”逻辑门电路的逻辑关系。
4). （选做）利用74LS139译码器实现“异或”门电路
Y ＝Y 1∙Y 2＝Y 1+Y 2＝A ∙B +A ∙B ＝A ⊕B
V cc
E
A
Y B
G
图3 用74LS139译码器实现“异或”逻辑门电路接线图
表4 用74LS139译码器实现“同或”逻辑门电路真值
将实验结果填入表中，验证其逻辑关系。是否符合“异或”逻辑门电路的逻辑关
系。
实验要点：1）．熟练掌握74LS139译码器的性能，工作条件及使能信号的作用。 2）．了解74LS139译码器可以实现“异或”与“同或”逻辑门电路逻辑
关系。为此，74LS139译码器可以做逻辑函数产生器使用。
实验2、用74LS139集成电路将2—4译码器扩展成3—8译码器。 实验步骤：
1) ．接线：扩展的3—8译码器逻辑电路如图3—4所示。按图3—4连线，A 、
B 、C 输入端接实验板电平信号，Y 0 ~Y 7接到指示灯。
图4 用74LS139集成电路将2—4译码器扩展成3—8译码器电路图
2). 测试：按真值表4给扩展的3—8译码器输入端送入不同组合的逻辑电平，将
输出端显示的逻辑电平填入表中，灯亮表示“1”电平，灯灭表示“0”电平。
5 3—8译码器真值表
3). 写出3—8译码器输出逻辑关系式：
Y 0=？、 Y 1=？、 Y 2=？、 Y 3=？、 Y 4=？、 Y 5=？、 Y 6=？、 Y 7=？。
4). （选做）利用3—8译码器实现3输入多数表决器。要求3个输入A 、B 、C
中有2个和3个为1时，输出Y 为高电平，否则Y 为低电平。
根据3输入多数表决器的要求，可以有两种方案来实现。
B C
从3—8译码器输出逻辑关系式可以得到表决器的 输出为：Y=Y 3∙Y 5∙Y 6∙Y 7如图5所示。
②、采用“或”门来实现，从3—8译码器输出逻辑关系式可以得到表决器的
输出为： Y=Y 3+Y 5+Y 6+Y 7
图5 多数表决器逻辑电路图
实验要点：1）、熟练掌握74LS139（2—4译码器）的扩展功能。E 端使能信号在扩
展中起到的重要作用。
2）、了解利用3—8译码器还可以用作多路表决器。
74LS138实验
①写出函数的标准与或表达式，并变换为与非-与非形式。 ②画出用二进制译码器和与非门实现这些函数的接线图。