南京信息职业技术学院
电子产品设计报告
作者 学号
系部 电子信息学院
专业 电子信息工程技术
题目 数字频率合成器的设计 指导教师 完成时间： 2016 年 11 月 25 日
电子产品设计报告摘要
目录
摘要
1 引言............................................................. 1 2 数字频率合成器的组成及工作原理...................................................................... 1
2.1 数字频率合成器的组成 ................................................................................................. 1
2.1.1 基本单环锁相频率合成器 ......................................... 1 2.1.2 变模分频锁相频率合成器 ......................................... 2 2.2 锁相环路的工作原理 ..................................................................................................... 2
2.2.1 环路组成 ....................................................... 3 2.2.2 锁相环路的基本特性 ............................................. 6 2.2.3 常用集成锁相环路CD4046简介 .................................... 6 2.3 参考振荡器的工作原理 ................................................................................................. 9 2.4 参考分频器的工作原理 ............................................................................................... 10
2.4.1 二-五-十进制计数器74390逻辑符合和逻辑功能 .................... 11 2.4.2 由两片74390计数器构成4000分频器电路，产生1KHz基准参考信号 ... 11 2.5 可变分频器和分频比控制器的工作原理 ................................................................... 11
2.5.1 可逆计数器CD4510 .......................................................................................... 11 2.5.2 1～99分频比控制器电路的设计 ...................................................................... 12 2.6 、 消抖动电路的工作原理 ........................................................................................... 12 2.7 、 数码显示电路的工作原理 ....................................................................................... 13
3 数字频率合成器的设计............................................ 15
3.1 数字频率合成器系统设计框图 ................................................................................... 15
3.2 元器件选择和参数计算 ............................................................................................... 15
3.2.1 集成锁相环路PLL及外接振荡元器件 ............................................................ 15 3.2.2 参考分频器 ......................................................................................................... 16 3.2.3 可变分频器 ......................................................................................................... 16 3.2.4 参考频率和环路滤波器 ..................................................................................... 16 3.2.5 参考振荡器 ......................................................................................................... 17 3.2.6 分频比控制计数器及消抖动电路 ..................................................................... 18 3.2.7 显示译码器和数码显示器 ........................................ 18
4 频率合成器的调试................................................ 19
4.1 晶体振荡器与4000分频电路调试 ............................................................................. 19 4.2 消抖动电路和预置分频电路的安装和调试： ........................................................... 19 4.3 锁相环电路和可变分频电路安装和调试： ............................................................... 20 4.4 频率合成器总体电路调试说明： ............................................................................... 21
结论............................................................... 22 参考文献........................................................... 23 附录一：数字频率合成器原理图....................................... 24 附录二：数字频率合成器元器件清单................................... 25 附录三：实物图..................................................... 26
1 引言
随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。频率合成是通信、测量系统中常用的一种技术,它是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。
频率合成的方法主要有三种:直接频率合成(DFS)，锁相环频率合成(PLL)以及直接数字频率合成(DDS)。这里将重点研究锁相式频率合成器。
2 数字频率合成器的组成及工作原理
频率合成器是现代通信设备的重要组成部分，频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。锁相式频率合成器, 其优点是可以实现任意频率和带宽的频率合成, 具有极低的相位噪声和杂散。是目前应用最为广泛的一种频率合成方法。
2.1 数字频率合成器的组成
数字锁相式频率合成器根据信道间隔和工作频率可分为间接式频率合成器和吞脉冲式频率合成器。 2.1.1 基本单环锁相频率合成器
如图2.1所示是一个典型的基本单环锁相频率合成器的原理图。它由参考振荡源、参考分频器一个典型的频率合成器主要由鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）和可编程分频器组成。
图2.1 基本单环锁相频率合成器组成框图
2.1.2 变模分频锁相频率合成器
变模分频锁相频率合成器也称吞脉冲式数字锁相频率合成器。在基本的单环锁相频率合成器中，VCO的输出频率是直接加在可编程分频器上的。目前可编程分频器还不能工作到很高的频率，这就限制了这种合成器的应用。加前置分频器后固然能提高合成器的工作频率，但这是以降低频率分辨力为代价的。若以减小参考频率fr的办法来维持原来的频率分辨力，这又将造成转换时间的加长。最好的办法在不改变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器，也称吞脉冲技术。它的工作速度虽不如固定模数的前置分频器那么快，但比可编程分放器要快得多.图4.2.2就是一个采用双模分频器的锁相频率合成器。
0N1
NN-1
0A1
AN-1
（频率控制编码）
图2.2 变模分频锁相频率合成器组成框图
2.2 锁相环路的工作原理
锁相环（PLL）是一个相位误差控制系统，利用反馈控制原理实现频率及相位的同步技术。锁相环通过比较输入信号和压控振荡器输出频率之间的相位差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，通常输入信号的频率与压控振荡器末加控制电压时的振荡频率是不同的。由于两信号之间存在固有的频率差，它们之间的相位
差势必一直在变化，鉴相器输出的误差电压就在某一范围内摆动。在这种误差电压控制之下，压控振荡器的频率也就在相应的范围之内变化。若压控振荡器的频率能够变化到与输入信号频率相等，便有可能在这个频率上稳定下来(当然只有在一定的条件下才可能这样)。达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差控制电压为一固定值，这时环路就进入锁定状态。 2.2.1 环路组成
锁相环路的基本组成框图如图2.3所示。它由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，其中，PD和LF构成反馈控制器，而VCO就是它的控制对象。
图2.3 锁相环路的基本组成框图
(1)鉴相器(PD)
鉴相器是一相位比较装置，组成框图如图2.4，鉴相器是相位比较装置。它把输入信号vi(t)和压控振荡器的输出信号vo(t)的相位进行比较，产生对应于两信号相位差的误差电压vd(t)。
图2.4 鉴相器的框图
在锁相环中实际采用的鉴相电路有许多，这里只是把相乘器作为鉴相器的一个通用数学模型，供分析环路之用。
(2)环路滤波器
在锁相环路中，环路滤波器实际上就是一个低通滤波器， 其作用是滤出除鉴相器输出的误差电压ud中的高频分量和干扰分量，得到控制电压uC ,常用的环路滤波器有RC低通滤波器、无源比例积分滤波器及有源比例积分滤波器等。
图2.5 一阶RC低通滤波器
图2.5为一阶RC低通滤波器，它的作用是将ud中的高频分量滤掉，得到控制电压uc。
图2.6所示电路为较常用的滤波器，一般R2
I
R
O
n
1
u
t
RC2
I
2
R
n
3
1
C
（a） (b)
图2.6 比例积分滤波器
（a）无源比例积分滤波器 （b）有源比例积分滤波器
(3)压控振荡器（VCO）
压控振荡器是振荡频率ωv(t)受控制电压uc(t)控制的振荡器。实际上是一种电压-频率变换器。可以通过改变控制电压uC来改变压控振荡器的频率。压控振荡器频率ω0随控制电压vc(t)变化的曲线称为压控特性曲线。压控特性曲线一般为非线性，如图2.7所示：
图2.7压控振荡器特性曲线
压控振荡器的电路形式很多，使振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。在振荡器的振荡回路上并接或串接某一受电压控制的电抗元件后，即可对振荡频率实行控制。受控电抗元件常用变容二极管取代。变容管是利用半导体PN结的结电容受控于外加反向电压的特性而制成的一种晶体二极管，它属于电压控制的可变电抗器件
图2.8所示电路为用变容二极管D1
的电容Cj来调节振荡器的频率的电路，这是一种简单的压控振荡器。
图2.8 压控振荡器
2.2.2 锁相环路的基本特性
（1）捕捉与锁定特性
若锁相环路原本处于失锁状态，由于环路的调节作用，最终进入锁定状态，这一过程，称环路捕捉过程。在没有干扰的情况下，环路一经锁定，其输出信号频率等于输入信号频率。
（2）自动跟踪特性
若环路原本处于锁定状态，由于温度或电源电压的变化，使VCO输出频率变化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO相位（频率）不断跟踪输入信号的相位（频率），这个过程称跟踪过程，或同步过程。
由于锁相环路具有自动跟踪特性，所以它相当于一高频窄带滤波器，不但能滤除噪声和干扰，而且能跟踪输入信号的载频变化，可以从有噪声背景的输入已调波信号中提取出纯净的载波。
（3）锁相环路的捕捉带与同步带
环路能捕捉的最大起始频差范围称捕捉带或捕捉范围，记作Δfp。 环路所能跟踪的最大频率范围称同步带，记作ΔfH。 2.2.3 常用集成锁相环路CD4046简介
CD4046是带有RC型VCO的锁相环路，属于低频锁相环路。采用 16 脚双列直插式，图2.9为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此外还有一个6V左右的齐纳稳压管。
各引脚功能如下：
1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。 2脚相位比较器Ⅰ的输出端。 3脚比较信号输入端。 4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。 8、16脚电源的负端和正端。 9脚压控振荡器的控制端。 10脚解调输出端，用于FM解调。 11、12脚外接振荡电阻。 13脚相位比较器Ⅱ的输出端。 14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
Text
1
2
图2.9 CD4046的内部组成框图
（1）鉴相器PDI和PDII
鉴相器PDII是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。
由于数字比相器仅在ui和uv的上跳边沿起作用，因而该鉴相器能接收任意占空比的输入脉冲，即非常窄的脉冲。PDII的工作过程可用图2.10所示波形图来表示。14脚ui信号出现上跳变时，13脚也上跳输出高电平，当3脚uv信号出现上跳变时，13脚下跳输出低电平；ui、uv同时触发时，13脚呈现高阻状态。因此，PDII可以使uv和ui严格同步，它常被应用在锁相频率合成器中。采用PDII的锁项环其锁定范围等于捕捉范围，与环路滤波器关系不大。
PDII的直流输出电压Ud应为13脚波形在一周期内的平均值。
v
ui( )fiuv( )fv
Ud
ui超前uv
ui滞后uv
ui与uv同步
图2.10 CD4046鉴相器PDII的输入与输出波形
（2）压控振荡器VCO
CD4046内部的VCO是一个电流控制型振荡器，其振荡频率与控制电压Ud之间的关系可以用下式表示
fo=
Ud-UGSVDD-2UDS
+
8R3Ct8R4Ct
式中VGS为耗尽型NMOS三极管的源栅间导通压降，约0.5左右，VDS为耗尽型PMOS管的漏源饱和压降，约为1V左右。式（3-4）中的第二项为常数项，也就是VCO的最低振荡频率fomin。当R4的增大到12脚开路时，fomin减小至零。式中第一项为Ud的函数，当R3＞10kΩ时。f0与Ud基本呈直线性关系。
VCO的fomin与Ct及R4的关系可用图4.2.13所示曲线表示。由图中可知，若已知fomin、VDD，且确定R4以后，就可从图中曲线查得所需Ct值。
10
fomin
6
VDDVDDVDDRΩΩΩ
2
10 PF
3
10 PF
4
10 PF
5
10 PF
[1**********]2
101
11
10 PF
Ct
图2.11 fomin与Ct及R4的关系
当Ud =VDD时，VCO维持在最高振荡频率fomax
fomax=
VDD-UGS
+fomin
8R3Ct
已知fomin、
fomax和Ct以后，就可以由式中求得R3值。实践中，为微调f0的范围，R3往往采用一只固定电阻和一只可调电阻相串联。
CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。
2.3 参考振荡器的工作原理
参考振荡器可采用门电路（74LS系列或CD系列）与标称石英晶体构成振荡器。石英晶体振振器的电路符号、等效电路、电抗曲线如图2-4所示。
图2.12 石英晶体振振器的电路符号、等效电路、电抗曲线
从石英晶体谐振器的电抗特性可以看出，在串、并联谐振频率之间很狭窄的工作频带内，它呈电感性。因而石英振荡器可以工作于感性区，也可以
工作于串联谐振频率上，但不能使用容性区。
根据晶体在振荡电路中的不同作用，振荡电路可分为两类：
图2.13是工作于串联谐振状态的TTL门电路振荡器，当电路频率为串联谐振频率时，晶体的等效电抗接近零，串联谐振频率信号最容易通过N1、N2闭环回路，这个频率信号通过两级反相后形成反馈振荡，晶体同时也担任着选频作用。
图2.13 串联谐振型晶体振荡器
图2.14是工作于并联谐振状态的CMOS门电路振荡器，晶体等效一个电感（晶体工作于串联谐振频率与并联谐振频率之间时，晶体呈电感性）与外接的电容构成三点式LC振荡器，通过外接的电容可对频率进行微调。
图2.14 并联谐振型晶体振荡器
2.4 参考分频器的工作原理
2.4.1 二-五-十进制计数器74390逻辑符合和逻辑功能
图2.15中的计数器为二－五－十进制异步计数器，在一片74LS390集成芯片中封装了2个二－五－十进制的异步计数器。所谓二－五－十进制异步计数器是由一个二进制计数器和一个五进制计数器组合而成的，每个二－五－十进制分别有各自的清零端CLR。
01CLR1Q01CP1
1Q11Q21Q3GND（a）74LS390
VCC2CP02CLR2Q02CP12Q12Q22Q3
（b）
图2.15 74390的管脚图及惯用逻辑符号
2.4.2 由两片74390计数器构成4000分频器电路，产生1KHz基准参考信号
电路接线图如图2.16所示。图中输入信号为4MHz方波信号，输出为1KHz方波信号。
图2.16 74390构成4000分频器
2.5 可变分频器和分频比控制器的工作原理
2.5.1 可逆计数器CD4510
CD4510是4位加/减法的十进制计数器，计数器的方向由控制输入端U/D
控制。当U/D为高电平时，则为加法计数器，当U/D为低电平时，则为减法计数器。
PLQ4D4
CD4510
VDDCPQ3D3D2Q2D/UMR
（a）
D1CE5Q1TCGND
（b）
图2.17 CD4510管脚图及惯用逻辑符号
CD4510主要管脚功能见表2-1
表2-1
2.5.2 1～99分频比控制器电路的设计
图2.18 1~99分频比控制的可变分频器电路
2.6 、 消抖动电路的工作原理
基本RS触发器虽然电路简单，但具有广泛的用途。图2.19是在时序电路中广泛应用的消抖动开关电路的原理电路。
TC
Q
Q
(a)
(b)
图2.19 消抖动开关电路图
2.7 、 数码显示电路的工作原理
数码显示电路如图2.10所示。由共阴极七段数码器LC5011和显示译码器CD4511构成。
图2.20 数码显示电路图
图2.21为LC5011的管脚图和逻辑符号。图2.21为CD4511的管脚图和逻辑符号。
图2.21 LC5011的管脚图和逻辑符号
图2.21 CD4511的管脚图和逻辑符号
CD4511的功能真值表如表2-2所示。
表2-2
3 数字频率合成器的设计
数字频率合成器的设计指标：
（1）要求频率合成器输出的频率范围f0为1kHz～99kHz； （2）频率间隔 f 为1kHz；
（3）基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于10－4；
（4）数字显示频率； （5）频率调节采用计数方式。
3.1 数字频率合成器系统设计框图
首先，根据课题给定的设计指标要求，确定系统设计框图。由于系统工作频率较低，因此可以选择直接式频率合成方案。根据系统指标要求，选择数字频率合成器系统设计框图如图3.1所示。
图3.1 数字频率合成器系统设计框图
3.2 元器件选择和参数计算
3.2.1 集成锁相环路PLL及外接振荡元器件
根据设计指标要求，集成锁相环路可选为CD4046，它包含PD和VCO，最高工作频率为1.4MHz，满足设计要求。
CD4046的内部组成框图及外接元件电路如图4-11所示。作为频率合成器时，3、4端之间应插入可变分频器N。
根据设计要求，有fomax=99kHz，fomin=1kHz。CD4046内部的VCO是一
个电流控制型振荡器，查资料，其振荡频率与控制电压Ud的关系
fo=
Ud-UGSVDD-2UDS
+
8R3Ct8R4Ct
fo=
Ud-UGSVDD-2UDS
+
8R3Ct8R4Ct
式中VGS为耗尽型NMOS三极管的源栅间导通压降，约0.5V左右，VDS为耗尽型PMOS管的漏源饱和压降，约为1V左右。式中的第二项为常数项，也就是VCO的最低振荡频率fomin。
fomin=
VDD-2UDS
8R4Ct
取电源电压VDD=5V。取Ct=100pF，如f=1KHz，则R4=3.3MΩ，但VCO频率范围应小于1KHz，取R4=22MΩ。
当Ud =VDD时，VCO维持在最高振荡频率fomax
fomax=
因此可得：
VDD-UGS
+fomin
8R3Ct
R3=
VDD-UGS
8Ct(fomax-fomin)
5-0.5
8⨯100⨯10-12⨯(99-1)⨯103=58(kΩ) =
3.2.2 参考分频器
现在要将4MHz的参考振荡频率分频为1kHz，因此分频比R=4000（=10×10×10×4），即用3个十进制计数器和1个四进制计数器级联来实现。
通常实现分频器的电路是计数器电路，因此可以选74LS390为参考分频器。
3.2.3 可变分频器
由于最大可变分频比N=99，且输出方式为十进制方式，因此，可变分频器N应选初始值可预置的十进制计数器。需要两级这样的计数器可选2片CD4510作为可变分频器。 3.2.4 参考频率和环路滤波器
设环路滤波器的上限截止频率为fH，从滤波的角度考虑，应有fR =(5～
10) fH。
若选简单RC低通滤波器，则有：
fH
1
2πRC
取fR=1×103=10 fH=10/(2 RC)，则RC=1/(200 )≈1.6（ms）。若取C=0.033 F，则R≈48.48（k ）。最终取R1=51k 。这里选RC比例积分滤波器作环路滤波器，R2 ＜＜R1，则取C=0.033 F，R1=51k ，R2=5.1k 。 3.2.5 参考振荡器
振荡器电路选用晶体振荡电路，不使电路具有更高的Q值，以提高频率的稳定性。又由于CMOS电路输入阻抗极高，选用CMOS与非门构成参考振荡器。为适应低电压工作条件，采用74HC系列。电路如图3.2所示。
图3.2 振荡器电路图
Rf为反馈电阻，它的作用是保证在静态时，非门U1能工作在其电压传输特性的转折区—线性放大区，构成使反相器成为具有很强放大能力的放大电路，Rf常取10-100 M，较高的反馈电阻有处于提高振荡频率的稳定性，选Rf=22M。晶体、C1、C2构成π型选频反馈网络，电路只能在晶体谐振频率处产生振荡，反馈系数由C1、C2之比决定。根据晶体外接电容的要求，可选C1=C2=24pF。晶体XTAL的频率选40MHz（该频率点附近的频率稳定度较高）。即 U1与Rf 、晶体、C1、C2构成电容三点式振荡电路，产生一个近似正弦波的波形。U2是整形缓冲用反相器，经U2整形后，输出变为矩形波，
同时U2可以隔离负载对振荡电路的影响。
CD4510是初始值可预置BCD码加减法计数器，要实现f从1-99KHz，分频比N为1-99，采用预置端和清零端来做N进制计数器。预置数就采用分频比控制计数器个位和十位输出的数据。
如果采用加法，如预置数为60~99复位置数，这时N=99-60+1=40进制，不符合设计要求，显示频率就与锁相环路实际输出的信号频率不同。
由于初始值输入端数据同时也作为VCO输出结果译码显示的输入数据，考虑到二者的一致性，计数器应选减法计数器。这样数码管显示的值就是输出信号的频率。
3.2.6 分频比控制计数器及消抖动电路
分频比控制计数器是用来产生可变分频器所需要的分频比N。选用1片74L390（含两级十进制计数器）构成频率调节电路，另用一开关电路来控制计数脉冲的通断。
另外，通常使用的开关是由机械触点实现开关的闭合和断开，由于机械触点存在弹性，闭合后会产生反弹，为了得到稳定的信号，增加消抖动电路。消抖动电路可以用RS触发器或者门电路（如74LS00）构成。 3.2.7 显示译码器和数码显示器
显示电路用来显示输出频率数值，由于fi=1KHz，N分频后fo=Nfi=N（KHz），因此分频比N即为此数值（单位：kHz），故可将可变分频器初始值数据作为译码器输入数据。分频比控制计数器个位和十位输出的数据同时也是译码器的输入数据。
显示器件可以选用LED共阴极数码管，显示译码器选用CD4511与之配合。
4 频率合成器的调试
4.1 晶体振荡器与4000分频电路调试
1.指标要求：
晶体振荡器和4000分频电路相连应输出1KHz的方波信号。 2.测试仪器：
3.测试步骤
1)对照原理图，检查焊接电路是否正确。
图4.1 晶体振荡器和4000分频测试电路
2)焊接正确无误后，按照接线图，连接测试仪器
3) 打开电源，打开频率计电源，将频率计调至0000.00Hz频率计应显示1000.xx Hz。
4)若不正确，用示波器监测晶体振荡器输出有无信号。分步检查电路。 5)测试正确后，关闭电源。
4.2 消抖动电路和预置分频电路的安装和调试：
1.指标要求：
分别按动开关置数，按动个位开关1～9下，个位数码管应有显示相应数字，74LS390输出应有相应输出。同理十位数测试方法相同。 2.测试仪器：
3.测试步骤：
1) 对照原理图，检查焊接电路是否正确。
图4.2 消抖动电路和预置分频电路
2) 焊接正确无误后，按照接线图，连接测试仪器。 3) 打开电源，分别按动K1、K2，数码管应有相应显示。
4) 若不正确，分别检查数码管电路、消抖动电路、74LS390计数器电路。 5) 测试正确后，关闭电源。
4.3 锁相环电路和可变分频电路安装和调试： 1.指标要求：
1) 可变分频器可根据预置频率的不同，将输入信号（cp）N分频。 2) 在锁相环的输出端（4脚）可测得所设置方波信号的频率（1k～99k）。 2.测试仪器：
3.测试步骤：
1）对照原理图，检查焊接电路是否正确。
3）
图4-3 可变分频电路频率
2）焊接正确无误后，按照接线图，连接测试仪器。 3) 打开电源，分别按动K1、K2，数码管应有相应显示。
4) 用示波器和频率计监测锁相环CD4046的4脚应为所设置的频率，且输出1脚应为高电平。
5)若测试不正确，继续测试CD4510预分频电路的输入信号频率和输出信号。
6)测试正确后，关闭电源。
4.4 频率合成器总体电路调试说明：
1.指标要求：
1）输出频率范围：fo= 1kHz～99kHz； 2）频率间隔： f =1kHz；
3）基准频率采用晶体振荡频率，频率稳定度应优于10的-4次方； 4）数字显示频率； 5）频率调节采用计数方式。 2.测试仪器：
3.测试步骤：
1) 将各部分电路正确连线，检查无误后按接线图连接被测电路。 2) 测试接线图：
图 4-4 总体电路调试接线图
3) 按接线图接好连线后, 打开电源。
4) 按动开关k1 1～9次，LED数码管个位应有相应显示。同理按动k2测试。 5) 将频率分别设定在4K、55K、99K分别检查LED数码管，并分别用频率计测试锁相环的4脚对地，频率应和数码管显示的相同，且用示波器监测波形，记录输出波形。
6) 测试正确后，记录测试数据和输出波形。关闭电源。
结论
通过本次实验，使自己对锁相式频率合成器的工作原理及其应用有了较深的理解，锁相式频率合成器是在无线电发射中使频率较为稳定的一种设备。随着现今社会科学的飞速发展，电子产品可以说在生活中无处不在。因此作为新时代的大学生学习电子产品的设计是必不可少的。
很重要的一点是，通过实验提高了发现问题，运用理论知识解决实际问题的能力并通过调试来发现自己的错误并分析及排除这些故障。只有把所学的知识与实际相结合起来，从而提高自己的实际动手能力和独立思考能力。这次的课程我收获良多，不仅在知识运用上有了显著地提高，而且在动手放面也有了更深层次的进步。
参考文献
1 李玲. 数字逻辑电路测试与设计[M]. 北京: 机械工业出版社， 2009. 2 何元清. 电子产品设计[M]. 北京： 北京大学出版社， 2006.
3 王安成，毕秀梅. 电子产品工艺与实训[M]. 北京：机械工业出版社， 2012. 4 于宝明. 电子技术基础[M]. 大连： 大连理工大学出版社， 2009
5 汤继星．基于DSP的直接数字频率合成（DDS）技术研究：南京理工大学硕士 论文，2008
6 张厥胜,郑继禹,万心平.锁相技术[M]. 西安：西安电子科技大学出版社,2006
附录一：数字频率合成器原理图
附录二：数字频率合成器元器件清单
附录三：实物图
南京信息职业技术学院
电子产品设计报告
作者 学号
系部 电子信息学院
专业 电子信息工程技术
题目 数字频率合成器的设计 指导教师 完成时间： 2016 年 11 月 25 日
电子产品设计报告摘要
目录
摘要
1 引言............................................................. 1 2 数字频率合成器的组成及工作原理...................................................................... 1
2.1 数字频率合成器的组成 ................................................................................................. 1
2.1.1 基本单环锁相频率合成器 ......................................... 1 2.1.2 变模分频锁相频率合成器 ......................................... 2 2.2 锁相环路的工作原理 ..................................................................................................... 2
2.2.1 环路组成 ....................................................... 3 2.2.2 锁相环路的基本特性 ............................................. 6 2.2.3 常用集成锁相环路CD4046简介 .................................... 6 2.3 参考振荡器的工作原理 ................................................................................................. 9 2.4 参考分频器的工作原理 ............................................................................................... 10
2.4.1 二-五-十进制计数器74390逻辑符合和逻辑功能 .................... 11 2.4.2 由两片74390计数器构成4000分频器电路，产生1KHz基准参考信号 ... 11 2.5 可变分频器和分频比控制器的工作原理 ................................................................... 11
2.5.1 可逆计数器CD4510 .......................................................................................... 11 2.5.2 1～99分频比控制器电路的设计 ...................................................................... 12 2.6 、 消抖动电路的工作原理 ........................................................................................... 12 2.7 、 数码显示电路的工作原理 ....................................................................................... 13
3 数字频率合成器的设计............................................ 15
3.1 数字频率合成器系统设计框图 ................................................................................... 15
3.2 元器件选择和参数计算 ............................................................................................... 15
3.2.1 集成锁相环路PLL及外接振荡元器件 ............................................................ 15 3.2.2 参考分频器 ......................................................................................................... 16 3.2.3 可变分频器 ......................................................................................................... 16 3.2.4 参考频率和环路滤波器 ..................................................................................... 16 3.2.5 参考振荡器 ......................................................................................................... 17 3.2.6 分频比控制计数器及消抖动电路 ..................................................................... 18 3.2.7 显示译码器和数码显示器 ........................................ 18
4 频率合成器的调试................................................ 19
4.1 晶体振荡器与4000分频电路调试 ............................................................................. 19 4.2 消抖动电路和预置分频电路的安装和调试： ........................................................... 19 4.3 锁相环电路和可变分频电路安装和调试： ............................................................... 20 4.4 频率合成器总体电路调试说明： ............................................................................... 21
结论............................................................... 22 参考文献........................................................... 23 附录一：数字频率合成器原理图....................................... 24 附录二：数字频率合成器元器件清单................................... 25 附录三：实物图..................................................... 26
1 引言
随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。频率合成是通信、测量系统中常用的一种技术,它是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。
频率合成的方法主要有三种:直接频率合成(DFS)，锁相环频率合成(PLL)以及直接数字频率合成(DDS)。这里将重点研究锁相式频率合成器。
2 数字频率合成器的组成及工作原理
频率合成器是现代通信设备的重要组成部分，频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。锁相式频率合成器, 其优点是可以实现任意频率和带宽的频率合成, 具有极低的相位噪声和杂散。是目前应用最为广泛的一种频率合成方法。
2.1 数字频率合成器的组成
数字锁相式频率合成器根据信道间隔和工作频率可分为间接式频率合成器和吞脉冲式频率合成器。 2.1.1 基本单环锁相频率合成器
如图2.1所示是一个典型的基本单环锁相频率合成器的原理图。它由参考振荡源、参考分频器一个典型的频率合成器主要由鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）和可编程分频器组成。
图2.1 基本单环锁相频率合成器组成框图
2.1.2 变模分频锁相频率合成器
变模分频锁相频率合成器也称吞脉冲式数字锁相频率合成器。在基本的单环锁相频率合成器中，VCO的输出频率是直接加在可编程分频器上的。目前可编程分频器还不能工作到很高的频率，这就限制了这种合成器的应用。加前置分频器后固然能提高合成器的工作频率，但这是以降低频率分辨力为代价的。若以减小参考频率fr的办法来维持原来的频率分辨力，这又将造成转换时间的加长。最好的办法在不改变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器，也称吞脉冲技术。它的工作速度虽不如固定模数的前置分频器那么快，但比可编程分放器要快得多.图4.2.2就是一个采用双模分频器的锁相频率合成器。
0N1
NN-1
0A1
AN-1
（频率控制编码）
图2.2 变模分频锁相频率合成器组成框图
2.2 锁相环路的工作原理
锁相环（PLL）是一个相位误差控制系统，利用反馈控制原理实现频率及相位的同步技术。锁相环通过比较输入信号和压控振荡器输出频率之间的相位差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，通常输入信号的频率与压控振荡器末加控制电压时的振荡频率是不同的。由于两信号之间存在固有的频率差，它们之间的相位
差势必一直在变化，鉴相器输出的误差电压就在某一范围内摆动。在这种误差电压控制之下，压控振荡器的频率也就在相应的范围之内变化。若压控振荡器的频率能够变化到与输入信号频率相等，便有可能在这个频率上稳定下来(当然只有在一定的条件下才可能这样)。达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差控制电压为一固定值，这时环路就进入锁定状态。 2.2.1 环路组成
锁相环路的基本组成框图如图2.3所示。它由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，其中，PD和LF构成反馈控制器，而VCO就是它的控制对象。
图2.3 锁相环路的基本组成框图
(1)鉴相器(PD)
鉴相器是一相位比较装置，组成框图如图2.4，鉴相器是相位比较装置。它把输入信号vi(t)和压控振荡器的输出信号vo(t)的相位进行比较，产生对应于两信号相位差的误差电压vd(t)。
图2.4 鉴相器的框图
在锁相环中实际采用的鉴相电路有许多，这里只是把相乘器作为鉴相器的一个通用数学模型，供分析环路之用。
(2)环路滤波器
在锁相环路中，环路滤波器实际上就是一个低通滤波器， 其作用是滤出除鉴相器输出的误差电压ud中的高频分量和干扰分量，得到控制电压uC ,常用的环路滤波器有RC低通滤波器、无源比例积分滤波器及有源比例积分滤波器等。
图2.5 一阶RC低通滤波器
图2.5为一阶RC低通滤波器，它的作用是将ud中的高频分量滤掉，得到控制电压uc。
图2.6所示电路为较常用的滤波器，一般R2
I
R
O
n
1
u
t
RC2
I
2
R
n
3
1
C
（a） (b)
图2.6 比例积分滤波器
（a）无源比例积分滤波器 （b）有源比例积分滤波器
(3)压控振荡器（VCO）
压控振荡器是振荡频率ωv(t)受控制电压uc(t)控制的振荡器。实际上是一种电压-频率变换器。可以通过改变控制电压uC来改变压控振荡器的频率。压控振荡器频率ω0随控制电压vc(t)变化的曲线称为压控特性曲线。压控特性曲线一般为非线性，如图2.7所示：
图2.7压控振荡器特性曲线
压控振荡器的电路形式很多，使振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。在振荡器的振荡回路上并接或串接某一受电压控制的电抗元件后，即可对振荡频率实行控制。受控电抗元件常用变容二极管取代。变容管是利用半导体PN结的结电容受控于外加反向电压的特性而制成的一种晶体二极管，它属于电压控制的可变电抗器件
图2.8所示电路为用变容二极管D1
的电容Cj来调节振荡器的频率的电路，这是一种简单的压控振荡器。
图2.8 压控振荡器
2.2.2 锁相环路的基本特性
（1）捕捉与锁定特性
若锁相环路原本处于失锁状态，由于环路的调节作用，最终进入锁定状态，这一过程，称环路捕捉过程。在没有干扰的情况下，环路一经锁定，其输出信号频率等于输入信号频率。
（2）自动跟踪特性
若环路原本处于锁定状态，由于温度或电源电压的变化，使VCO输出频率变化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO相位（频率）不断跟踪输入信号的相位（频率），这个过程称跟踪过程，或同步过程。
由于锁相环路具有自动跟踪特性，所以它相当于一高频窄带滤波器，不但能滤除噪声和干扰，而且能跟踪输入信号的载频变化，可以从有噪声背景的输入已调波信号中提取出纯净的载波。
（3）锁相环路的捕捉带与同步带
环路能捕捉的最大起始频差范围称捕捉带或捕捉范围，记作Δfp。 环路所能跟踪的最大频率范围称同步带，记作ΔfH。 2.2.3 常用集成锁相环路CD4046简介
CD4046是带有RC型VCO的锁相环路，属于低频锁相环路。采用 16 脚双列直插式，图2.9为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此外还有一个6V左右的齐纳稳压管。
各引脚功能如下：
1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。 2脚相位比较器Ⅰ的输出端。 3脚比较信号输入端。 4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。 8、16脚电源的负端和正端。 9脚压控振荡器的控制端。 10脚解调输出端，用于FM解调。 11、12脚外接振荡电阻。 13脚相位比较器Ⅱ的输出端。 14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
Text
1
2
图2.9 CD4046的内部组成框图
（1）鉴相器PDI和PDII
鉴相器PDII是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。
由于数字比相器仅在ui和uv的上跳边沿起作用，因而该鉴相器能接收任意占空比的输入脉冲，即非常窄的脉冲。PDII的工作过程可用图2.10所示波形图来表示。14脚ui信号出现上跳变时，13脚也上跳输出高电平，当3脚uv信号出现上跳变时，13脚下跳输出低电平；ui、uv同时触发时，13脚呈现高阻状态。因此，PDII可以使uv和ui严格同步，它常被应用在锁相频率合成器中。采用PDII的锁项环其锁定范围等于捕捉范围，与环路滤波器关系不大。
PDII的直流输出电压Ud应为13脚波形在一周期内的平均值。
v
ui( )fiuv( )fv
Ud
ui超前uv
ui滞后uv
ui与uv同步
图2.10 CD4046鉴相器PDII的输入与输出波形
（2）压控振荡器VCO
CD4046内部的VCO是一个电流控制型振荡器，其振荡频率与控制电压Ud之间的关系可以用下式表示
fo=
Ud-UGSVDD-2UDS
+
8R3Ct8R4Ct
式中VGS为耗尽型NMOS三极管的源栅间导通压降，约0.5左右，VDS为耗尽型PMOS管的漏源饱和压降，约为1V左右。式（3-4）中的第二项为常数项，也就是VCO的最低振荡频率fomin。当R4的增大到12脚开路时，fomin减小至零。式中第一项为Ud的函数，当R3＞10kΩ时。f0与Ud基本呈直线性关系。
VCO的fomin与Ct及R4的关系可用图4.2.13所示曲线表示。由图中可知，若已知fomin、VDD，且确定R4以后，就可从图中曲线查得所需Ct值。
10
fomin
6
VDDVDDVDDRΩΩΩ
2
10 PF
3
10 PF
4
10 PF
5
10 PF
[1**********]2
101
11
10 PF
Ct
图2.11 fomin与Ct及R4的关系
当Ud =VDD时，VCO维持在最高振荡频率fomax
fomax=
VDD-UGS
+fomin
8R3Ct
已知fomin、
fomax和Ct以后，就可以由式中求得R3值。实践中，为微调f0的范围，R3往往采用一只固定电阻和一只可调电阻相串联。
CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。
2.3 参考振荡器的工作原理
参考振荡器可采用门电路（74LS系列或CD系列）与标称石英晶体构成振荡器。石英晶体振振器的电路符号、等效电路、电抗曲线如图2-4所示。
图2.12 石英晶体振振器的电路符号、等效电路、电抗曲线
从石英晶体谐振器的电抗特性可以看出，在串、并联谐振频率之间很狭窄的工作频带内，它呈电感性。因而石英振荡器可以工作于感性区，也可以
工作于串联谐振频率上，但不能使用容性区。
根据晶体在振荡电路中的不同作用，振荡电路可分为两类：
图2.13是工作于串联谐振状态的TTL门电路振荡器，当电路频率为串联谐振频率时，晶体的等效电抗接近零，串联谐振频率信号最容易通过N1、N2闭环回路，这个频率信号通过两级反相后形成反馈振荡，晶体同时也担任着选频作用。
图2.13 串联谐振型晶体振荡器
图2.14是工作于并联谐振状态的CMOS门电路振荡器，晶体等效一个电感（晶体工作于串联谐振频率与并联谐振频率之间时，晶体呈电感性）与外接的电容构成三点式LC振荡器，通过外接的电容可对频率进行微调。
图2.14 并联谐振型晶体振荡器
2.4 参考分频器的工作原理
2.4.1 二-五-十进制计数器74390逻辑符合和逻辑功能
图2.15中的计数器为二－五－十进制异步计数器，在一片74LS390集成芯片中封装了2个二－五－十进制的异步计数器。所谓二－五－十进制异步计数器是由一个二进制计数器和一个五进制计数器组合而成的，每个二－五－十进制分别有各自的清零端CLR。
01CLR1Q01CP1
1Q11Q21Q3GND（a）74LS390
VCC2CP02CLR2Q02CP12Q12Q22Q3
（b）
图2.15 74390的管脚图及惯用逻辑符号
2.4.2 由两片74390计数器构成4000分频器电路，产生1KHz基准参考信号
电路接线图如图2.16所示。图中输入信号为4MHz方波信号，输出为1KHz方波信号。
图2.16 74390构成4000分频器
2.5 可变分频器和分频比控制器的工作原理
2.5.1 可逆计数器CD4510
CD4510是4位加/减法的十进制计数器，计数器的方向由控制输入端U/D
控制。当U/D为高电平时，则为加法计数器，当U/D为低电平时，则为减法计数器。
PLQ4D4
CD4510
VDDCPQ3D3D2Q2D/UMR
（a）
D1CE5Q1TCGND
（b）
图2.17 CD4510管脚图及惯用逻辑符号
CD4510主要管脚功能见表2-1
表2-1
2.5.2 1～99分频比控制器电路的设计
图2.18 1~99分频比控制的可变分频器电路
2.6 、 消抖动电路的工作原理
基本RS触发器虽然电路简单，但具有广泛的用途。图2.19是在时序电路中广泛应用的消抖动开关电路的原理电路。
TC
Q
Q
(a)
(b)
图2.19 消抖动开关电路图
2.7 、 数码显示电路的工作原理
数码显示电路如图2.10所示。由共阴极七段数码器LC5011和显示译码器CD4511构成。
图2.20 数码显示电路图
图2.21为LC5011的管脚图和逻辑符号。图2.21为CD4511的管脚图和逻辑符号。
图2.21 LC5011的管脚图和逻辑符号
图2.21 CD4511的管脚图和逻辑符号
CD4511的功能真值表如表2-2所示。
表2-2
3 数字频率合成器的设计
数字频率合成器的设计指标：
（1）要求频率合成器输出的频率范围f0为1kHz～99kHz； （2）频率间隔 f 为1kHz；
（3）基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于10－4；
（4）数字显示频率； （5）频率调节采用计数方式。
3.1 数字频率合成器系统设计框图
首先，根据课题给定的设计指标要求，确定系统设计框图。由于系统工作频率较低，因此可以选择直接式频率合成方案。根据系统指标要求，选择数字频率合成器系统设计框图如图3.1所示。
图3.1 数字频率合成器系统设计框图
3.2 元器件选择和参数计算
3.2.1 集成锁相环路PLL及外接振荡元器件
根据设计指标要求，集成锁相环路可选为CD4046，它包含PD和VCO，最高工作频率为1.4MHz，满足设计要求。
CD4046的内部组成框图及外接元件电路如图4-11所示。作为频率合成器时，3、4端之间应插入可变分频器N。
根据设计要求，有fomax=99kHz，fomin=1kHz。CD4046内部的VCO是一
个电流控制型振荡器，查资料，其振荡频率与控制电压Ud的关系
fo=
Ud-UGSVDD-2UDS
+
8R3Ct8R4Ct
fo=
Ud-UGSVDD-2UDS
+
8R3Ct8R4Ct
式中VGS为耗尽型NMOS三极管的源栅间导通压降，约0.5V左右，VDS为耗尽型PMOS管的漏源饱和压降，约为1V左右。式中的第二项为常数项，也就是VCO的最低振荡频率fomin。
fomin=
VDD-2UDS
8R4Ct
取电源电压VDD=5V。取Ct=100pF，如f=1KHz，则R4=3.3MΩ，但VCO频率范围应小于1KHz，取R4=22MΩ。
当Ud =VDD时，VCO维持在最高振荡频率fomax
fomax=
因此可得：
VDD-UGS
+fomin
8R3Ct
R3=
VDD-UGS
8Ct(fomax-fomin)
5-0.5
8⨯100⨯10-12⨯(99-1)⨯103=58(kΩ) =
3.2.2 参考分频器
现在要将4MHz的参考振荡频率分频为1kHz，因此分频比R=4000（=10×10×10×4），即用3个十进制计数器和1个四进制计数器级联来实现。
通常实现分频器的电路是计数器电路，因此可以选74LS390为参考分频器。
3.2.3 可变分频器
由于最大可变分频比N=99，且输出方式为十进制方式，因此，可变分频器N应选初始值可预置的十进制计数器。需要两级这样的计数器可选2片CD4510作为可变分频器。 3.2.4 参考频率和环路滤波器
设环路滤波器的上限截止频率为fH，从滤波的角度考虑，应有fR =(5～
10) fH。
若选简单RC低通滤波器，则有：
fH
1
2πRC
取fR=1×103=10 fH=10/(2 RC)，则RC=1/(200 )≈1.6（ms）。若取C=0.033 F，则R≈48.48（k ）。最终取R1=51k 。这里选RC比例积分滤波器作环路滤波器，R2 ＜＜R1，则取C=0.033 F，R1=51k ，R2=5.1k 。 3.2.5 参考振荡器
振荡器电路选用晶体振荡电路，不使电路具有更高的Q值，以提高频率的稳定性。又由于CMOS电路输入阻抗极高，选用CMOS与非门构成参考振荡器。为适应低电压工作条件，采用74HC系列。电路如图3.2所示。
图3.2 振荡器电路图
Rf为反馈电阻，它的作用是保证在静态时，非门U1能工作在其电压传输特性的转折区—线性放大区，构成使反相器成为具有很强放大能力的放大电路，Rf常取10-100 M，较高的反馈电阻有处于提高振荡频率的稳定性，选Rf=22M。晶体、C1、C2构成π型选频反馈网络，电路只能在晶体谐振频率处产生振荡，反馈系数由C1、C2之比决定。根据晶体外接电容的要求，可选C1=C2=24pF。晶体XTAL的频率选40MHz（该频率点附近的频率稳定度较高）。即 U1与Rf 、晶体、C1、C2构成电容三点式振荡电路，产生一个近似正弦波的波形。U2是整形缓冲用反相器，经U2整形后，输出变为矩形波，
同时U2可以隔离负载对振荡电路的影响。
CD4510是初始值可预置BCD码加减法计数器，要实现f从1-99KHz，分频比N为1-99，采用预置端和清零端来做N进制计数器。预置数就采用分频比控制计数器个位和十位输出的数据。
如果采用加法，如预置数为60~99复位置数，这时N=99-60+1=40进制，不符合设计要求，显示频率就与锁相环路实际输出的信号频率不同。
由于初始值输入端数据同时也作为VCO输出结果译码显示的输入数据，考虑到二者的一致性，计数器应选减法计数器。这样数码管显示的值就是输出信号的频率。
3.2.6 分频比控制计数器及消抖动电路
分频比控制计数器是用来产生可变分频器所需要的分频比N。选用1片74L390（含两级十进制计数器）构成频率调节电路，另用一开关电路来控制计数脉冲的通断。
另外，通常使用的开关是由机械触点实现开关的闭合和断开，由于机械触点存在弹性，闭合后会产生反弹，为了得到稳定的信号，增加消抖动电路。消抖动电路可以用RS触发器或者门电路（如74LS00）构成。 3.2.7 显示译码器和数码显示器
显示电路用来显示输出频率数值，由于fi=1KHz，N分频后fo=Nfi=N（KHz），因此分频比N即为此数值（单位：kHz），故可将可变分频器初始值数据作为译码器输入数据。分频比控制计数器个位和十位输出的数据同时也是译码器的输入数据。
显示器件可以选用LED共阴极数码管，显示译码器选用CD4511与之配合。
4 频率合成器的调试
4.1 晶体振荡器与4000分频电路调试
1.指标要求：
晶体振荡器和4000分频电路相连应输出1KHz的方波信号。 2.测试仪器：
3.测试步骤
1)对照原理图，检查焊接电路是否正确。
图4.1 晶体振荡器和4000分频测试电路
2)焊接正确无误后，按照接线图，连接测试仪器
3) 打开电源，打开频率计电源，将频率计调至0000.00Hz频率计应显示1000.xx Hz。
4)若不正确，用示波器监测晶体振荡器输出有无信号。分步检查电路。 5)测试正确后，关闭电源。
4.2 消抖动电路和预置分频电路的安装和调试：
1.指标要求：
分别按动开关置数，按动个位开关1～9下，个位数码管应有显示相应数字，74LS390输出应有相应输出。同理十位数测试方法相同。 2.测试仪器：
3.测试步骤：
1) 对照原理图，检查焊接电路是否正确。
图4.2 消抖动电路和预置分频电路
2) 焊接正确无误后，按照接线图，连接测试仪器。 3) 打开电源，分别按动K1、K2，数码管应有相应显示。
4) 若不正确，分别检查数码管电路、消抖动电路、74LS390计数器电路。 5) 测试正确后，关闭电源。
4.3 锁相环电路和可变分频电路安装和调试： 1.指标要求：
1) 可变分频器可根据预置频率的不同，将输入信号（cp）N分频。 2) 在锁相环的输出端（4脚）可测得所设置方波信号的频率（1k～99k）。 2.测试仪器：
3.测试步骤：
1）对照原理图，检查焊接电路是否正确。
3）
图4-3 可变分频电路频率
2）焊接正确无误后，按照接线图，连接测试仪器。 3) 打开电源，分别按动K1、K2，数码管应有相应显示。
4) 用示波器和频率计监测锁相环CD4046的4脚应为所设置的频率，且输出1脚应为高电平。
5)若测试不正确，继续测试CD4510预分频电路的输入信号频率和输出信号。
6)测试正确后，关闭电源。
4.4 频率合成器总体电路调试说明：
1.指标要求：
1）输出频率范围：fo= 1kHz～99kHz； 2）频率间隔： f =1kHz；
3）基准频率采用晶体振荡频率，频率稳定度应优于10的-4次方； 4）数字显示频率； 5）频率调节采用计数方式。 2.测试仪器：
3.测试步骤：
1) 将各部分电路正确连线，检查无误后按接线图连接被测电路。 2) 测试接线图：
图 4-4 总体电路调试接线图
3) 按接线图接好连线后, 打开电源。
4) 按动开关k1 1～9次，LED数码管个位应有相应显示。同理按动k2测试。 5) 将频率分别设定在4K、55K、99K分别检查LED数码管，并分别用频率计测试锁相环的4脚对地，频率应和数码管显示的相同，且用示波器监测波形，记录输出波形。
6) 测试正确后，记录测试数据和输出波形。关闭电源。
结论
通过本次实验，使自己对锁相式频率合成器的工作原理及其应用有了较深的理解，锁相式频率合成器是在无线电发射中使频率较为稳定的一种设备。随着现今社会科学的飞速发展，电子产品可以说在生活中无处不在。因此作为新时代的大学生学习电子产品的设计是必不可少的。
很重要的一点是，通过实验提高了发现问题，运用理论知识解决实际问题的能力并通过调试来发现自己的错误并分析及排除这些故障。只有把所学的知识与实际相结合起来，从而提高自己的实际动手能力和独立思考能力。这次的课程我收获良多，不仅在知识运用上有了显著地提高，而且在动手放面也有了更深层次的进步。
参考文献
1 李玲. 数字逻辑电路测试与设计[M]. 北京: 机械工业出版社， 2009. 2 何元清. 电子产品设计[M]. 北京： 北京大学出版社， 2006.
3 王安成，毕秀梅. 电子产品工艺与实训[M]. 北京：机械工业出版社， 2012. 4 于宝明. 电子技术基础[M]. 大连： 大连理工大学出版社， 2009
5 汤继星．基于DSP的直接数字频率合成（DDS）技术研究：南京理工大学硕士 论文，2008
6 张厥胜,郑继禹,万心平.锁相技术[M]. 西安：西安电子科技大学出版社,2006
附录一：数字频率合成器原理图
附录二：数字频率合成器元器件清单
附录三：实物图